طراحی یک رگولاتور ldo با توان مصرفی کم با هدف به حداقل رساندن تغییرات ولتاژ خروجی

با گسترش تکنولوژی الکترونیک، ادوات الکترونیکی ارزان قیمت و پرتابل عرضه شده اند. یک رگولاتور ولتاژ طوری طراحی می شود که علی رغم تغییرات ولتاژ ورودی و تغییرات در جریان بار همواره ولتاژ خروجی ثابتی ایجاد کند. رگولاتور ldo یک رگولاتور ولتاژ خطی است که افت ولتاژ کمی ایجاد می کند. این نوع رگولاتور ها مشخصاتی نظیر نویز کم و ساختار مداری ساده دارند که آن ها را برای استفاده در ادوات پرتابل مناسب می سازند. به دلیل اینکه مدار ldo از مدار های سوئیچینگ استفاده نمی کند بنابراین مزیت اصلی یک رگولاتور ldo عملکرد تقریبا آرام و بی صدای آن است. هدف اصلی این پایان نامه ارائه وطراحی ساختارهایی برای مدار رگولاتور ولتاژ ldo به منظور رسیدن به توان مصرفی کم و به حداقل رساندن تغییرات ولتاژ خروجی است. بر این اساس دو ساختار برای رگولاتور ldo در تکنولوژی ?m cmos 18/0 پیشنهاد، طراحی و شبیه سازی شده است. در هر دو ساختار، از ota به عنوان تقویت کننده خطا استفاده شده است. در مدار ldo طراحی شده اول، از یک ota کلاس ab به منظور کاهش توان مصرفی استفاده شده است. مدار ldo پیشنهادی تغییرات ولتاژ خروجی کوچکی دارد و در نتیجه نسبت ?vo/vo نیز کوچک است. همچنین رگولاتور ldo طراحی شده دارای جریان خاموشی کم و مصرف توان پایین است. در مدار ldo طراحی شده دوم، از یک ota با ساختار recycling folded cascode(rfc) به عنوان تقویت کننده خطا استفاده شده است که دارای هدایت انتقالی زیاد و بنابراین بازدهی توان بالایی است. در ساختار مطرح شده یک خازن جبران ساز به همراه یک مدار بافر نتایج خوبی را برای پایداری و جبران سازی ldo پیشنهادی فراهم می آورند. همچنین افت ولتاژ کم و تغییرات ولتاژ خروجی کوچک نیز تحت شرایط مصرف توان کم برای محدوده وسیعی از تغییرات جریان بار بدست آمده است. بنابراین رگولاتور ldo طراحی شده می تواند در قسمت مدیریت توان کاربردهایی که با باتری تغذیه می شوند، مانند تلفن همراه، پیجر و امثال این ها مورد استفاده واقع شود.